用于音频和视频的解压缩算法是DSP运算密集型的算法，面向照相机功能的压缩和图像进一步改进功能的算法也是如此。与此同时，高清晰度视频用机顶盒所需的计算功率带来供电和散热问题，甚至使得这个传统的插在墙上电源插座的应用也变得对功率敏感起来了。
从理论上看，这个问题挺简单。数字电路的功耗来自两个基本的方面：一个是来自逻辑转换的动态功耗，另一个是CMOS晶体管中各种泄漏机制产生的静态功耗。如果你停留在一种保守的工艺上，那么就几乎可以忽略后者而只关注动态功耗。
动态功耗依次消耗在可确认的区域上。一般而言，功耗的操作是那些快速信号跨越芯片边界的操作。在数字系统中，存储器访问和I/O活动常常占核心功耗的一大半。在逻辑芯片内部，功率主要耗散在时钟树、逻辑转换和功率栅格IR压降上(大概呈递减顺序)。
但是如果从理论转向实际系统，功率实际上如何消耗以及如何对它进行控制，则在很大程度上取决于算法、软件实现和基本架构决策。
图：一个浮点单元(FPU)中精细的时钟门控。只有对实际使用中的流水线阶段才供给时钟信号。
芯片设计团队在控制功耗时要解决的关键问题之一就是信号处理架构。众所周知，一个固定功能硬件的效率总是比一个可编程硬件的要高。“专用硬件，如果做的合适，应该比任何可编程方法更高效，”飞利浦TriMedia公司首席处理器设计师Jan-Willem van de Waerdt声称。当然，问题难就难在你并不总是能等到算法完全确定并可用硬件实现后才去设计一个芯片。
这就留下了其它多种选择。常识告诉我们糟糕的一种选择就是传统的标量或超标量DSP。这些架构大约是一个时钟周期执行一条指令，因此它们的性能取决于高时钟频率。这意味着高工作电压下的高频率。此外，超标量架构拥有大量用于工作状态下分配处理器资源的快速控制逻辑，它们也占用了一部分功耗。
但是根据ADI公司Blackfin DSP设计师的说法，此观点导致了一个错误的结论。他们争辩说，研制出一种对于视频译码器来说足够快、同时功耗也较低的常规模样的DSP架构是有可能的，但它需要应用开发者和架构设计师从一开始就相互协作。
“以往的许多微架构在控制功耗的同时不牺牲性能，”ADI混合信号设计经理Jim Wilson说，“Blackfin DSP项目的头一年几乎都花在讨论算法上，目的是搞清楚时间到底花在什么地方了。这些信息使得我们设计出的新指令既可以加速这些算法的执行，又能充分降低执行这些算法所需的功耗。”
这个概念的另一个基本示例来自于正在使常规RISC CPU适应DSP算法的设计师。同样地，在这里创建特殊指令是关键所在。
“并行运算在节能方面起着一个主导作用，”Tensilica的技术推广Steve Leibson认为，“如果你的数据有很强的并行性，那么答案可以如同单指令多数据(SIMD)指令那样简单。这个概念很容易理解：如果你可以在一个时钟周期内同时完成多个操作，那么就可以减小时钟频率。这使得各种好事纷至沓来，如更低的工作电压、设计布局中更小的晶体管及更少的缓存器。”
但是如何才能达到这种并行性？该答案也可能是一个取决具体应用的选择。如果数据中有丰富的并行性，SIMD指令甚或高度并行的处理单元阵列就能够对时钟频率和电压产生一个戏剧性的影响。如果这种并行性主要体现在指令级，那么仔细选择指令和一个始于类似VLIW的架构将是正确的做法。
即使一个超长指令字(VLIW)架构也不一定是高耗能的，首先，它可以能有效降低所需的时钟频率，其次，采取周密的措施以避免架构内部不必要的功耗。
这些技术可以在TI公司的VLIW DSP产品中得到说明。“它横跨整个范围，”TI的技术专家Nat Seshan解释说，“我们混合采用了一组具有不同门限电压的晶体管来限制漏电流，并积极地部署多个时钟和电压域。而且我们既在架构级也在RT级上实现时钟门控。非常重要的一点就是关断VLIW处理器中当前不工作部分的时钟信号。”
还有一种VLIM机器的概念，因为它们有宽的指令字，在取指令时会消耗过量的电能。但是由TI和飞利浦TriMedia公司设计的内核采用了指令压缩技术，以至于无效操作不占据代码空间。
所有这种门控需要周密的控制电路。例如，在TriMedia的内核中，指令译码器把一个模式的时钟门控信号与指令和数据一起分发。这个模式确保在随后的时钟周期中，只有对实际使用中的流水线阶段才供给时钟信号。
目前，架构选择、积极的采用时钟和逻辑门控以及低功耗工艺正在控制着DSP硬件的功耗水平。未来，更动态的电压缩放和电压门控将会加入DSP功耗控制技术的队伍中。
但是在任何公司的发展蓝图上都还未出现灵丹妙药。打造低功耗DSP仍将是一项艰巨的工程。