NEC电子公司日前宣布开发出名为UX7LS的55纳米节点工艺，采用了浮出蚀刻(emersion lithography)和更高介电常数材料。该公司声称，该工艺可提供比65纳米工艺在操作和待机模式下低十分之一的功耗。

该公司先进器件开发部总经理Takaaki Kuwata表示，“UX7LS是对65纳米工艺的改进版本。通过将65纳米工艺技术与高K薄膜结合，我们开发住了极限低功率(ultimate low power)LSI，该工艺将适于从手机、移动消费类产品以及网络系统的LSI产品。”

NEC电子此前披露的65纳米工艺名为UX7，采用常规干蚀刻法和不含高K技术的晶体管结构。明年中将供应高速和低功率版本的工程设计样品。

NEC电子采用体偏置敏感器件结构来控制晶体管阈值电压，并利用生长于常规门二氧化硅层上的高K(HfSiON)门绝缘薄膜实现更低功率器件，厚度与SiO2相同，为1.8nm。采用UX7LS工艺的SRAM将具有92.5万门/平方米的门密度，单元尺寸为0.432平方微米。

该公司打算于2007年夏季提供样品，并于同年开始量产。